Zentec-Doc
__VERSION__

zWorkbench

  • Системные требования
  • Установка, удаление, обновление
  • Основные термины и обозначения
  • Быстрый старт
  • Описание программы
  • Настройка программы
  • Язык программирования FBD
    • Общий принцип работы
    • FBD-программа
    • Блоки
      • Описание блока
      • Редактирование свойств блока
      • Комментирование блока
      • Блоки обработки переменных
      • Битовые операции
      • Таймеры и время
      • Логика
        • Блок Мультиплексор
        • Блок Демультиплексор
        • Блок RS-триггер
        • Блок SR-триггер
        • Блок D-триггер
        • Блок Счетчик
        • Блок Шифратор
        • Блок Шифратор адресный
        • Блок Дешифратор
        • Блок Дешифратор с накоплением выхода
        • Использование шифратора и дешифратора
      • Блоки чтения-записи ПЗУ
      • Математические блоки
      • Пользовательский блок – макрос
      • Блоки Управления
      • Прочие блоки
    • Шаблонные FBD-блоки
    • Связи
    • Переменные
    • Переменные контроллера
    • Глобальные переменные
    • Сетевые переменные
    • Переменные MODBUS
    • Навигатор по проекту
    • Проверка и компиляция проекта
    • Отладка в режиме симуляции
    • Работа с сетью MODBUS
    • Работа с ПЗУ
    • Осциллограф
  • Визуализация
  • Настройка сети WiFi
  • Контроллеры
  • Протокол Алиса
  • Дополнительно
  • Видеоуроки

Plugins

  • Документация Zentec-ST
Zentec-Doc
  • »
  • Язык программирования FBD »
  • Блоки »
  • Логика
  • View page source

Логика¶

Содержание:

  • Блок Мультиплексор
  • Блок Демультиплексор
  • Блок RS-триггер
  • Блок SR-триггер
  • Блок D-триггер
  • Блок Счетчик
  • Блок Шифратор
  • Блок Шифратор адресный
  • Блок Дешифратор
  • Блок Дешифратор с накоплением выхода
  • Использование шифратора и дешифратора
Next Previous

© Copyright 2025, Zentec.

Built with Sphinx using a theme provided by Read the Docs.